西区苛刻 发表于 2019-2-11 16:59
瓶颈就是IO总线接口的传输速度，ADC有什么压力，堆栈式，ADC的速度可以无休无止的通过堆栈ADC的数量瞬间就亩产万斤哈哈哈！

a9那每列12个ADC，一共6、7万个，片内的交换速度是接近60Gbps呵呵（所以弄了个大DRAM），限制它的就是那个8通道每通道2.37Gbps的传输带宽而已。

更往前面推，2015年6月，SONY推出的第一个1英寸堆栈式感光器的RX100 IV知道不？ 那个1英寸的堆栈底，已经是每列8个ADC了， RX100 IV的采样数据速度已经是超25Gbps了（不知比三母猩的NX1快到哪里去咯；RX100 IV限制它的也是IO总线）

SONY推出的像素级ADC的样品146万个ADC，14Bit，660fps，总功耗才740mw，其ADC规模是现有普通感光器的1000倍！ 功耗大幅上升了吗？没有！！！

---

righthero 发表于 2019-2-11 16:33
是这个道理，完全赞同。
还是受限于数字电路缓存 总线 工艺 成本。视频模式 ADC是一列配一个，ADC速度功耗性能本身也受到限制。总线速度 和 ADC 正好都匹配 同时都是瓶颈，刚好够用，因为少了高成本的缓存。
难怪索尼迟迟没能跨越到超采4k60 10 422，背后需要花不小的成本去克服瓶颈去升级了。
46 x 50=2300MB/S 并不高，相当于主流pcie固态硬盘的速度。

---

西区苛刻 发表于 2019-2-11 15:17
我给你简单算笔账你就明白咋回事儿了。 a9的感光器若关闭 DRAM后，它的果冻马上回到解放前变成20ms以上。 我就取极限值20ms（实际更差些），20ms也就是1/50s对吧。  在没有DRAM的前提下，a9的读出数据的速度极限就变成了2400万-50p/s对吧！

a9一张ADC出来的14Bit未经任何压缩处理的原始数据体积是：46MB，按照20ms果冻的极限读取速度计算，它这时候需要的最大读取速度的数据量是：46 x 50=2300MB（也就是：18.4Gbps；实际比这个要小点，因为我是按照20ms的极限值计算的）。

8通道的SLVS-EC的传输带宽是多大呢？  一个通道时2.37Gbps，8通刚好是：2.37 x 8=18.96Gbps！  几乎和a9关闭DRAM后的极限读取速度的数据规模一样。

在没有DRAM的情况下，实际上a9的感光器的读出数据量和气8通道的SLVS-EC可传输的数据极限几乎是完全匹配一致的。 这就不难解释，为什么SONY给a9、a7III、a7R III的感光器配备的传输接口全部是8通道的SLVS-EC了。因为刚好能满足其极限数据读取规模的传输。 ...

---

不刀不舒服斯基 发表于 2019-02-11 08:52
索尼主要是手机CMOS这一块盈利牛吧

---

ppchris 发表于 2019-02-10 20:55

谁说的，相机三星很早就做了，当年带光学变焦的手机和带mp4的相机都是三星，只是一直没有获得很大的市场。

...

---

righthero 发表于 2019-2-11 14:13
ADC都有缓存，SRAM，这个很容易达到2000gbps。你adc 1ms果冻都没事，20张每秒，50ms一张时间内我慢慢传到总线，总共数据就那么多，第二个50msADC转换下一张照片数据，即使我1ms就转换完了。
2400万像素，24MB 乘以 3大约是72MB静态缓存，成本太高，电脑处理器也就10MB, 也有可能是瓶颈。不可能花这么高的代价。总算明白了。学习了。谢谢！
貌似可以用便宜 慢的动态缓存，估计还是有瓶颈的。
72MB静态缓存需要4亿左右场效应管来实现，貌似成本太高了。三星做这个很轻松，16GB内存 集成128亿场效应管卖1000元，也就30元成本。
除此外高速ADC 速度和发热也是不可避免的瓶颈。

---

西区苛刻 发表于 2019-2-11 13:55
呵呵，这个只是有DRAM的才能这么做。没有的传输带宽就是瓶颈。DRAM就是为了突破IO带宽的限制明白不？  没有DRAM就是受限于IO，你的果冻马上回到解放前。 a9一关闭缓存，其果冻马上变成大于20ms了，这个与其8通道的SLVS-EC带宽一致（反正小于18Gbps）。

---

righthero 发表于 2019-2-11 11:42
一列12个ADC怎么一起工作，如果是一列1200像素，不是分段12段各个处理100像素，还是12个ADC共同处理1200像素中的每一个像素？怎么实现？

---

righthero 发表于 2019-2-11 13:37
我今天上班8小时 要装配 8台电视机，平均一小时一台，但是我一个小时就装了8台 相当于模数转换时间（果冻）。生产线任务就这么多。
然后8小时装一次车出厂， 相当于信号传输。
理解吗？2回事

我还是去跑火车 胡说八道 去了。这个建议很好！tks

---

西区苛刻 发表于 2019-2-11 13:29
所谓非所答，满嘴跑火车，一本正经的胡说八道。

a9要保持6ms的果冻（而且a9的6ms果冻是在14Bit下得到的，12Bit下更短），不管你怎么处理，以它2400万/14Bit像素的规模，你必须拥有超过50Gbps的内部数据交换吞吐量才能实现。否则6ms的果冻是根本不可能做到的，这个基本概念你滴明白？！

---

righthero 发表于 2019-2-11 13:18
1. 估计a9电子快门拍照极限场景下也会有锯齿果冻，a9加速了12个并行adc，主要目的就是果冻和功耗以及ADC半导体制程的现实最好妥协。
2. 拍照只需要取景和对焦，和不间断的连续视频拍摄不一样。拍照时取景不需要也没必要全采样 也不现实，只需要满足取景器的像素就足够了，甚至采样6比特也够了，因为根本和你拍的最终照片画质无关，当然可以刷新速度快。按下快门瞬间1/160秒是12个并行高速ADC的功劳，这时才全像素ADC输出，因为最高是20张/秒连拍，相当于50ms一张，拍完一张后 传感器还有足够时间去跳采样到取景器，除非光线很暗 快门速度很低。另外为对焦牺牲画质的少量像素相位对焦点是到完全单独的ADC 再到 对焦技术处理器，毕竟相位对焦点不多，计算量和速度之间可以更好的妥协。

---

西区苛刻 发表于 2019-2-11 13:01
我问你个最简单的问题：a9的感光器在拍照的20fps连拍模式下（这时候20fps和连续60fps的AE/AF等等所有数据交换是加在一起同时在发生的），它的果冻读取时间1/160s（也就是6毫秒）是确定的对吧？

既然这6毫秒的读出时间是确定的，请问：你感光器内部的交换数据规模要保持多大才能达到6ms的读出时间啊？

---

righthero 发表于 2019-2-11 12:47
1. 那也超过25%，一个早出的2800万像素 散热好些，一个后出的2400像素散热条件差些。
2. 承认索尼深耕传感器，目前性能参数优秀。但也不能到现在都挤不出超采4k 60p 10 422。
3. 说不过去呀！千万不能学千夫指Intel的不思进取，虽然他有这个底气可以明目张胆的阻碍PC发展。可惜三星看不上也不愿意搞大底传感器。
4. 有竞争，消费者得利。否则眼睁睁看着他们玩 并 忽悠我们。
5. 其实我就需要一台能内录超采4k 60p 10 422 的全画幅高感优势的微单，甲方要求就是4k 50P hdr。电影机贵又大，搞不起。
6. 现在貌似只能看看松下s1，貌似也不大行。

---

righthero 发表于 2019-2-11 11:42
一列12个ADC怎么一起工作，如果是一列1200像素，不是分段12段各个处理100像素，还是12个ADC共同处理1200像素中的每一个像素？怎么实现？
a9 2400万像素全采样12比特拍照 20帧/秒，最大16：9 约2000万像素 是30帧每秒，如果视频也是12比特，2400*20 小于 2000*30 索尼有病呀，多花钱去堆DRAM缓存，增加没有意义的处理器存储器资源。
视频目前只需要8bit，通过给ADC设置不同等级的参考电压也可以实现8比特 log曲线，16比特要比8比特采样多耗一倍的电不算，还要浪费宝贵的瓶颈带宽和主板上的处理器缓存等资源，索尼再傻也不能这么干的。

另外a9是60fps每三帧AE/AF，索尼不傻 不可能全像素，（甚至8比特采样都不需要）根本不现实，索尼牺牲相位对焦点到独立ADC再到对焦处理器，另外拍照时显示屏是rgb红绿蓝1080P都不到，根本没必要也不可能全像素采样60P，抽取像素就行。视频应该是30P取景器就是30帧，相位对焦点是独立被牺牲出来的例外。

到此为止，我还是去看医生去了。 ...

---

西区苛刻 发表于 2019-02-11 12:24


怎么样，我估算的对比对，三母猩的NX1果然是30毫秒左右的果冻。根本不是22-25毫秒。

那个什么righthero ，你自己...

---

righthero 发表于 2019-2-11 12:21
这种机器完全不用考虑微单传感器上的ADC功耗，可以放开干，10个ADC并行个人猜测极限的情况下可能会有锯齿果冻，虽然很轻微。

---

lingod 发表于 2019-2-11 12:17

---

西区苛刻 发表于 2019-2-11 12:09
a9的每列像素配置 12个的ADC结构是源自于SONY超高速摄像机HDC-4800的CMOS（4K/14Bit/480fps）。那个Super-35mm的感光器，每列配备10个ADC。 所有的ADC通过堆栈式结构在感光器的电路外侧的上部，各堆栈了一个小山包（里面堆栈了几万个ADC）。这两块感光器是基本前后脚开发，前后脚发布的，HDC-4800是2016年4月NAB大展时发布， a9是2017年4月发布（刚好差一年）。

两块感光器的结构类似，都是90nm感光层+65nm逻辑层（a9的只不过加入了DRAM），HDC-4800没有DRAM，在拍摄超高速的4K/14Bit/480fps的视频时，其每列10个ADC是并行高速处理（一共几万个ADC），HDC-4800的传输信道是16个Super-SLVS-EC（每信道是：4.752Gbps，一共16个76Gbps，几万个ADC并行处理的数据是实时通过这76Gbps的带宽，直接传输到片外，所以没有配备DRAM，人家是大力出奇迹）。

a9的ADC工作模式和HDC-4800是一模一样的，只不过a9的传输带宽不够（8通道的，每通道2.37Gbps的SLVS-EC），所以才加了缓存。  不加缓存，把信道扩充到HDC-4800那么大，那a9的感光器就是一块全画幅版的HDC-4800了呵呵     有足够的功耗利用，要什么缓存？缓存是因为无法给予那么大的传输信道折衷的办法。

另外多说一句：HDC-4800全速读取是全局 ...

---

righthero 发表于 2019-2-11 11:42
一列12个ADC怎么一起工作，如果是一列1200像素，不是分段12段各个处理100像素，还是12个ADC共同处理1200像素中的每一个像素？怎么实现？
a9 2400万像素全采样12比特拍照 20帧/秒，最大16：9 约2000万像素 是30帧每秒，如果视频也是12比特，2400*20 小于 2000*30 索尼有病呀，多花钱去堆DRAM缓存。
视频目前只需要8bit，通过给ADC设置不同等级的参考电压也可以实现8比特 log曲线，16比特要比8比特采样多耗一倍的电，还要浪费带宽，索尼再傻也不能这么干的。

另外a9是60fps每三帧AE/AF，索尼不傻 不可能全像素，（甚至8比特采样都不需要）根本不现实。

---

ppchris 发表于 2019-2-10 20:55
谁说的，相机三星很早就做了，当年带光学变焦的手机和带mp4的相机都是三星，只是一直没有获得很大的市场。

---

西区苛刻 发表于 2019-2-11 11:11
你去看看医生吧。 a9在拍照的时候每列的12个ADC是一起工作的懂不？所以它当然读出速度快（真正吃读出速度的还不是20fps的图像生成，a9是60fps每三帧AE/AF，然后获取一帧进行输出，得到的20fps的连拍），读出的数据没法传输，DRAM先存着。

还有没有哪家的糯智的感光器在初始阶段的量化精度就降到8Bit的。  视频采样，感光器本身量化精度一般都是12Bit，差一点的是10Bit， 所谓的8Bit，那是数据已经通过通道传输到感光器外部后，进入处理器，处理器压缩处理后的结果。

---

righthero 发表于 2019-2-11 11:22
一列12个ADC怎么一起工作，如果是一列1200像素，不是分段12段各个处理100像素，还是12个ADC共同处理1200像素中的每一个像素？怎么实现？
a9 2400万像素全采样12比特拍照 20帧/秒，最大16：9 约2000万像素 是30帧每秒，如果视频也是12比特，2400*20 小于 2000*30 索尼有病呀，多花钱去堆DRAM缓存。

另外a9是60fps每三帧AE/AF，索尼不傻 不可能全像素，根本不现实。

---

西区苛刻 发表于 2019-2-11 11:11
你去看看医生吧。 a9在拍照的时候每列的12个ADC是一起工作的懂不？所以它当然读出速度快（真正吃读出速度的还不是20fps的图像生成，a9是60fps每三帧AE/AF，然后获取一帧进行输出，得到的20fps的连拍），读出的数据没法传输，DRAM先存着。

还有没有哪家的糯智的感光器在初始阶段的量化精度就降到8Bit的。  视频采样，感光器本身量化精度一般都是12Bit，差一点的是10Bit， 所谓的8Bit，那是数据已经通过通道传输到感光器外部后，进入处理器，处理器压缩处理后的结果。

---

西区苛刻 发表于 2019-2-11 11:11
你去看看医生吧。 a9在拍照的时候每列的12个ADC是一起工作的懂不？所以它当然读出速度快（真正吃读出速度的还不是20fps的图像生成，a9是60fps每三帧AE/AF，然后获取一帧进行输出，得到的20fps的连拍），读出的数据没法传输，DRAM先存着。

还有没有哪家的糯智的感光器在初始阶段的量化精度就降到8Bit的。  视频采样，感光器本身量化精度一般都是12Bit，差一点的是10Bit， 所谓的8Bit，那是数据已经通过通道传输到感光器外部后，进入处理器，处理器压缩处理后的结果。

---

righthero 发表于 2019-2-11 10:47
你先搞搞懂，果冻是怎么产生的再说吧。嫑张冠李戴，贻笑大方了。让我更加糊涂了。
照片因为采样深度更深，通常是12-16比特（视频一般是8比特采样就够了，超采也就是最大16:9区域），（拍照是20张/秒连拍 全像素 12比特连拍 比 16:9区 30帧/秒 超采信息量更大）高速连拍时需要更高的数字传输带宽，因为数字带宽有极限，才需要DRAM缓存，否则根本不需要DRAM缓存。
再说一次，果冻是一列像素从下到上一次轮流 在 一个模数adc上 模数转换的总时间。1ms 也可以 40ms也可以（40ms 只能25帧每秒，1/0.04）。1ms 和40ms转换信息量是一样的，反正目前最大也就是30帧16:9区域超采，对数字传输带宽是2把事。
如果不懂，可以虚心请教。不要不懂装懂，当成笑话，还那么执着。

在20fps时也才700mw，a9 据说是 一列像素分12个模数ADC并行处理，视频是会产生让人更不舒服锯齿果冻，所以视频还是一列一个ADC。
...

---

西区苛刻 发表于 2019-2-11 10:26

---

righthero 发表于 2019-2-11 08:16
1. 和4年左右前的根本不是一个时代的产品比果冻，7m3和nx1还差不多的电子快门视频果冻，吹牛 麻木 一厢情愿 掩耳盗铃 也得考虑论坛里大家基本智商吧，不得不佩服。
2. 比nx1 2800万像素 后来推出的6300 2400万像素 超采果冻几乎是前者一倍，一个是22-25ms 一个是40ms，居然说相差40%多，真不知道数学是怎么学的？我也是醉了。
3. 6300估计是被nx1竞争逼出来严重超频的产品，为散热用了昂贵的镁铝合金外壳，就这样也会过热，虽然机身很小。感谢nx1。
4. 果冻是电子快门导致的，个人猜测是电子快门下，每一列像素一个模数ADC 从下到上轮流数模转换导致的，转成数字信号后，怎么传输数字信息都根本不会有任何变化 更不会是数字传输导致果冻。
5. 数字信息，你传到美国再回来1万次，你放到20年后拿读出来，只要没有损坏，都是没有任何变化 完全一致的，这是基本常识。
6. 果冻貌似和画幅大小毫无关系，可能和依次列像素模数ADC转换的时间快慢有关系，这需要更快更功耗低的ADC，三星恰好有比索尼领先5-10年的半导体制程优势，就看三星觉得值不值得花钱去做了。
7. 堆模数ADC在传感器反面，是工艺难度和成本的妥协，是用不同于感光二极管层的先进半导体工艺ADC连在传感器后面，需要解决连线问题，可能也会减 ...

---