spot 发表于 2013-2-20 00:25
我回复你的哪点没有实事求是吗？减去全黑图这种降噪方式，的确有大量的人都这么做，还有人在网络上开教程呢

Using Image Calibration to Reduce Noise in Digital Images通过图像校正减少数字图像的噪声http://photo_net/learn/dark_noise/

里面的方法就是如何记录各ISO下的全黑图，然后进行降噪处理。

这是效果图。

hybupt2005 发表于 2013-2-20 00:12
搞技术的第一原则是实事求是，您看看SPOT怎么回复我的吧

elfp 发表于 2013-2-19 23:46
大家求同存异吧，到底某项技术要怎么被命名我想并不重要吧，首先spot的大体推理是对的，sony传感器的高动态应该是源于降噪技术；至于是否多帧降噪这个见仁见智了，反正人家电路图都给出来了，理解其原理也没啥困难之处吧。

通过讨论，完全弄明白技术原理本身，我想才是最重要的，数字相机是一个综合了多种学科的工程项目，相信即使是资深的电子工程师的都是各有专精，不可能什么都明白的，尤其是对于市场上销售的这些类似黑盒子的仪器。我本人就从spot的贴子里受益匪浅。

搞技术的第一原则就是对事不对人吧。

hybupt2005 发表于 2013-2-19 23:49
你不会是想说，去除像素电路和AD转化带来的固定模式噪声，可以用过后期的降噪实现吧。。。
这种噪声没有热噪声的随机特性，怎么去除。。。

没有就是 发表于 2013-2-19 23:37
这种可变参考电压的A/D,不同参考电压下产生的数字躁声是不同的,以你举的1-12V为例,5v和2.5V数字躁声就差很远,要是你用1V,数字躁声更大,所谓的数字躁声,就是信号失真.劝你还是不要自作聪明了.信号越微弱,信躁比必然越来越恶化,这是自然规律.

spot 发表于 2013-2-19 23:34
你说的这个方式，就是相当于在拍摄前先拍一张全黑照片，再正常拍摄后，减去全黑照片。SONY机内集成的这个操作也可以省去外面用户的一些操作。

但这个方式只能减少像素里固有的噪声，对信号处理过程中的噪声没有影响，这跟我主帖里的论文说的不是一个内容。

而且，如果SONY确实是采用了这样的方式，那么这跟我分析的结论也没有矛盾，SONY仍然是靠集成了数字降噪减小暗部噪声，达到了DXO上不正常的高动态范围，这在外面也是可以做大的，唯一对用户的好处是省去了一些操作。

hybupt2005 发表于 2013-2-19 23:26
认真看了你的材料，有重大发现
1.（数字）CDS不是时间上的多帧降噪，是一次曝光，一次不曝光，读出两次数据（量化）相减，以去除像素、AD转化器存在的两种固定模式噪声
2.SONY的CMOS降噪根本不是SPOT说的空间相关检测降噪，只是去除固定模式噪声

identify 发表于 2013-2-19 23:25
CDS肯定是是在ADC后来，叫做数字副采样嘛。
又不是啥新鲜玩意。

所有和spot有关的帖子，但凡他老人家回复别人的内容，无非就是：你错了；正相反，验证了xxxx；如果你不知道我可以告诉你；可以证明你对xxx完全是外行。
我不知道他是什么职业，为何如此的喜欢贬低别人抬高自己。
之前沧海0411把PGA引进来谈论，楼主话锋一转，又开始说沧海0411说的完全错误。然后后面谈论的东西又是沧海0411之前谈论的东西。
spot你到底想啥呢，是不是实际生活中太失败，来无忌找权威感啊。

hybupt2005 发表于 2013-2-19 23:26
认真看了你的材料，有重大发现
1.（数字）CDS不是时间上的多帧降噪，是一次曝光，一次不曝光，读出两次数据（量化）相减，以去除像素、AD转化器存在的两种固定模式噪声
2.SONY的CMOS降噪根本不是SPOT说的空间相关检测降噪，只是去除固定模式噪声

louisschumacher 发表于 2013-2-19 22:29
谢谢您的评论，我也觉得这种CDS是可行的， CDS并不是时域上的temporal filter, 而是ADC的改进。以下来自SONY网站：
http://www_sony_net/SonyInfo/technology/technology/theme/cmos_01.html

Pixel signals are read as output from the transistors in the pixel. However, there is variation in the threshold voltages for the transistors in each of the millions of pixels. This variation can be eliminated by reading just the original pixel signal (VSIG), which is obtained by reading the difference between the initial value (reset level, VRST) of each transistor and the signal level corresponding to the incident light (VSIG+VRST) through correlated double sampling (CDS). Sony's CMOS sensors perform this CDS operation by means of digital signal processing.

CDS 其实是相关数据的双重采样，消除了reset level 带来的误差。 属于统计学的方法对简单模拟信号多重采样而改善效果。所以对分辨率毫无损失。

简单说，CDS就是把ADC做的更好了。

markinon 发表于 2013-2-19 22:36
这是iso 100的d600, 5d3的暗部例图，呵呵
做了同样曲线拉亮，没做任何其它处理如锐化，降噪等。按lz推理，索尼暗部应该做了降噪应该会降低一些细节。

可是呢？根本不是这么回事，d600不仅细节远比5d3多，图像质量也好，信噪也高。
我看5d3不仅信噪差，貌似还做了降噪涂沫！
我看dxo曲线一点没有冤枉佳能！

lz我看都不敢回复了

elfp 发表于 2013-2-19 19:49
同您探讨一下，虽然我不是sony的工作人员，所以以下纯粹猜测：）
俺觉得sony的结构图上就是指的纯单像素降噪。从工艺上来说，sony刚刚实现了stacked cmos，将电路完全做在像素的下面，应该是有充足的空间放置电路的。另外sony的cmos工艺远远比佳能的领先（佳能至今还在使用500nm工艺），换句话说就是有能力在cmos的像素之下塞进足够复杂的电路。（＊参考：http://www-isl_stanford_edu/~abbas/group/papers_and_pub/chiao_thesis.pdf这里面提到Since there is a lower bound on practical pixel sizes imposed by the wavelength of light, imaging optics, and dynamic range considerations, this problem diminishes as CMOS technology scales down to 0:181m and below.）
当然您说的那种降噪方法是可行的，而且应该是比较容易量产化的。
下面就是更细节一点的：
从技术角度讲，实现那篇paper的电路本身不需要非常复杂，其中最大的难点应该是每像素下面要铺一个ACF filter。当然这也不是不可能，不过实现难度可比buffer大多了。假设我们不采用ACF filter，而是直接取多桢平均，那么实际实现不需要每像素下面做一个n像素的buffer，而是可以做一个moving average的filter，这个只需要少量元件 ...

spot 发表于 2013-2-19 22:09
呵呵，我还以为你应该有点电路基础

谁说传感器里的AD转换电路输入端，必须工作在一个“标准”电压范围？连外置ADC，都不存在什么“标准”输入电压范围

看看任何一个厂家的ADC芯片列表就可以清楚看到，输入信号工作范围从+-1V到+-12V的比比皆是，差一倍的输入电压范围根本就不算什么，只不过要和电路板的整体设计配合而已。这还是外置的，内置的工作范围变化更大。

作为传感器配套ADC的设计，既可以设计成工作在0-5V范围，也可以设计成工作在0-1V范围，像素输出最大5V的话，ADC自然要按5V的输入范围设计，像素输出最大1V，ADC完全可以按1V输入设计，拿标准的SAR结构的ADC来说，每一个bit都是跟特定的参考电压信号作比较，改变输入范围，无非是改变参考电压的大小而已，技术上根本没有任何难度，ADC的精度、信噪比等性能指标也可以完全相同。

还拿5D2和D700打比方，假设D700的像素输出最大5V电压信号，5D2输出最大2.5V，5D2根本无需什么额外放大，只要给D700配套输入电压最大是5V的ADC，给5D2配套一个2.5V的ADC就可以了